Portal de publicacions
null
Catàleg
Col·leccions bibliogràfiques
Revistes i butlletins
Obres
destacades
Botiga
Novetats editorials
Cerca
Cerca avançada
Títol
Autor/a
Col·lecció
Matèria
Any d'edició
ISBN
Entitat responsable
Tipus de publicació
Monografies
Publicacions periòdiques
Articles
Cerca exhaustiva
Ajuda
Resultat de la cerca
Registres
1
a
1
(
1
registres en total)
Simulación del proceso tecnologico VDMOS de puerta de polisilicio. Optimización y resistencia específica
-- Article --
Autor/a:
Rebollo Fernández, Jorge
;
Millán, J.
;
Fernández, J. Antonio
;
Paredes, Josep Maria
;
Berta Mueller, Francisco
;
Hidalgo Villena, Salvador
Matèria:
Transistors bipolars
Publicació:
Microelectrònica / a cura de [sic] Atilà Herms i Berenguer
Col·lecció:
Actes ; 12
Fitxa completa
Pàgina
1
de
1
Primera
Anterior
Anar a la pàgina:
Següent
Última
Consultes i
suggeriments
Informació per
als distribuïdors
Dades de l´usuari/ària
Adreça electrònica
Contrasenya
Alta d´usuari/ària